Simulative Optimierung von SiC-RESURF-Strukturen und Entwicklung einer monolithisch integrierten LDMOS-Halbbrückenschaltung als System-on-a-Chip

Ziel dieser Arbeit ist die simulative Optimierung von RESURF-LDMOS-Transistoren für deren Integration in eine monolithisch integrierte Halbbrücke. Das entstehende System-on-a-Chip soll hierbei auf Basis von Siliziumkarbid hergestellt werden.

Gegenstand der vorliegenden Arbeit war es daher, die Leistungshalbleiter durch das RESURF-Prinzip für hohe Spannungen simulativ zu optimieren. Dabei wurde auf unterschiedliche RESURF-Geometrien eingegangen und deren Auslegung und Optimierung zunächst an einer pin-Diode untersucht. Im Anschluss daran wurden die gewonnenen Erkenntnisse über die RESURF-Struktur auf einen LDMOS-Transistor übertragen. Hier konnte durch eine weiterentwickelte Variante der DRESURF-Struktur mit einer vertikal geteilten n-RESURF-Region die Sperrspannung von 588 V auf 1179 V und der spezifische Widerstand von

 37,6 mΩcm² auf 10,3 mΩcm² gegenüber dem LDMOS-Transistor verbessert werden.

Im zweiten Teil der Arbeit wurden zwei identische DRESURF-LDMOS-Transistoren zu einer Halbbrücke verschalten. Es konnte gezeigt werden, dass die Bauelemente durch eine unter den Drain-Kontakt gezogene p-RESURF-Struktur elektrisch von der Epitaxieschicht isoliert werden konnten und bis zu einer Spannung von 750 V in der Halbbrücke sperren. Um die monolithische Integration der Transistoren in der Halbbrücke als System-on-a-Chip simulativ zu untersuchen, wurden zusätzlich die Substrate miteinander gekoppelt. Dabei konnte das Ein- bzw. Ausschalten des High-Side-FETs und des Low-Side-FETs für eine ohmsche Last erfolgreich simuliert werden. Zwar ergeben sich durch die Substratkopplung insgesamt größere Schaltverluste, jedoch konnte für das Ausschalten des Low-Side-FETs gezeigt werden, dass bei diesem Schaltvorgang der Last-Strom deutlich früher abklingt. Für das Schalten einer induktiven Last stellten sich die durch die RESURF-Struktur entstehenden parasitären Bipolartransistoren als kritisch heraus. Für einige Nanosekunden entsteht ein heißer Zweig zwischen dem Drain-Kontakt des High-Side-FETs und dem Source-Kontakt des Low-Side-FETs. Dadurch entstehen hohe Schaltverluste während des Ausschaltens und die, für die Funktion des leistungselektronischen Systems essenzielle, gespeicherte Energie in der Induktivität wird dabei größtenteils in Wärme gewandelt. Im Ausblick der Arbeit werden Konzepte dargelegt, die den Einfluss des Stromflusses durch den als problematisch identifizierten Bipolartransistor mindern und somit das Schaltverhalten weiter verbessern können.