Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores

Beitrag bei einer Tagung


Details zur Publikation

Autor(en): Aliee H, Banaiyianmofrad A, Glaß M, Teich J, Dutt N
Jahr der Veröffentlichung: 2017
Tagungsband: Proc. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17)
Seitenbereich: 1-12
ISBN: 978-3-8440-4996-1


FAU-Autoren / FAU-Herausgeber

Aliee, Hananeh
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Autor(en) der externen Einrichtung(en)
Universität Ulm
University of California Irvine


Zitierweisen

APA:
Aliee, H., Banaiyianmofrad, A., Glaß, M., Teich, J., & Dutt, N. (2017). Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores. In Proc. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17) (pp. 1-12). Bremen, DE.

MLA:
Aliee, Hananeh, et al. "Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores." Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17), Bremen 2017. 1-12.

BibTeX: 

Zuletzt aktualisiert 2018-08-08 um 10:53