Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores

Aliee H, Banaiyianmofrad A, Glaß M, Teich J, Dutt N (2017)

Publication Type: Conference contribution

Publication year: 2017

Pages Range: 1-12

Conference Proceedings Title: Proc. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17)

Event location: Bremen DE

ISBN: 978-3-8440-4996-1

Authors with CRIS profile

Hananeh Aliee Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Jürgen Teich Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)

Involved external institutions

University of California Irvine US United States (USA) (US) Universität Ulm DE Germany (DE)

How to cite

APA:

Aliee, H., Banaiyianmofrad, A., Glaß, M., Teich, J., & Dutt, N. (2017). Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores. In Proc. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17) (pp. 1-12). Bremen, DE.

MLA:

Aliee, Hananeh, et al. "Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores." Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17), Bremen 2017. 1-12.

BibTeX: Download