Interface Synthesis for FPGA Based VLSI Processor Arrays

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Bednara M, Teich J
Jahr der Veröffentlichung: 2002
Tagungsband: Proc. of The International Conference on Engineering of Reconfigurable Sytsems and Algorithms


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Zitierweisen

APA:
Bednara, M., & Teich, J. (2002). Interface Synthesis for FPGA Based VLSI Processor Arrays. In Proc. of The International Conference on Engineering of Reconfigurable Sytsems and Algorithms. Las Vegas, Nevada, US.

MLA:
Bednara, Marcus, and Jürgen Teich. "Interface Synthesis for FPGA Based VLSI Processor Arrays." Proceedings of the The International Conference on Engineering of Reconfigurable Sytsems and Algorithms (ERSA02),, Las Vegas, Nevada 2002.

BibTeX: 

Zuletzt aktualisiert 2018-09-08 um 21:40

Link teilen