Task-accurate performance modeling in SystemC for real-time multi-processor architectures

Beitrag bei einer Tagung
(Konferenzbeitrag)


Details zur Publikation

Autorinnen und Autoren: Streubühr M, Falk J, Teich J, Haubelt C, Dorsch R, Schlipf T
Jahr der Veröffentlichung: 2006
Band: 1
Tagungsband: Proceedings of Design, Automation and Test in Europe (DATE 2006), IEEE Computer Society
Seitenbereich: 480-481
ISBN: 9783981080117


Abstract


We propose a novel framework, called Virtual Processing Components (VPC), that permits the modeling and simulation of multiple processors running arbitrary scheduling strategies in SystemC. The granularity is given by task accuracy that guarantees a small simulation overhead.



FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Falk, Joachim
Streubühr, Martin
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Haubelt, Christian Prof. Dr.-Ing.
Teich, Jürgen Prof. Dr.-Ing.
Technische Fakultät
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Einrichtungen weiterer Autorinnen und Autoren

IBM Deutschland GmbH


Zitierweisen

APA:
Streubühr, M., Falk, J., Teich, J., Haubelt, C., Dorsch, R., & Schlipf, T. (2006). Task-accurate performance modeling in SystemC for real-time multi-processor architectures. In Proceedings of Design, Automation and Test in Europe (DATE 2006), IEEE Computer Society (pp. 480-481). Munich, DE.

MLA:
Streubühr, Martin, et al. "Task-accurate performance modeling in SystemC for real-time multi-processor architectures." Proceedings of the Design, Automation and Test in Europe, DATE'06, Munich 2006. 480-481.

BibTeX: 

Zuletzt aktualisiert 2018-08-08 um 03:54