Cross-Layer Dependability Modeling and Abstraction in System on Chip

Beitrag bei einer Tagung


Details zur Publikation

Autor(en): Herkersdorf A, Engel M, Glaß M, Henkel J, Kleeberger VB, Kochte MA, Kühn JM, Nassif SR, Rauchfuss H, Rosenstiel W, Schlichtmann U, Shafique M, Tahoori MB, Teich J, Wehn N, Weis C, Wunderlich HJ
Verlag: Elsevier
Verlagsort: München
Jahr der Veröffentlichung: 2013
Tagungsband: Proc. 9th Workshop on Silicon Errors in Logic - System Effects
Seitenbereich: 1-7
ISSN: 0026-2714


FAU-Autoren / FAU-Herausgeber

Glaß, Michael Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Autor(en) der externen Einrichtung(en)
Eberhard Karls Universität Tübingen
IBM Zurich Research Laboratory
Karlsruhe Institute of Technology (KIT)
Technische Universität Dortmund
Technische Universität Kaiserslautern
Technische Universität München (TUM)
Universität Stuttgart


Zitierweisen

APA:
Herkersdorf, A., Engel, M., Glaß, M., Henkel, J., Kleeberger, V.B., Kochte, M.A.,... Wunderlich, H.J. (2013). Cross-Layer Dependability Modeling and Abstraction in System on Chip. In Proc. 9th Workshop on Silicon Errors in Logic - System Effects (pp. 1-7). Palo Alto, CA, US: München: Elsevier.

MLA:
Herkersdorf, Andreas, et al. "Cross-Layer Dependability Modeling and Abstraction in System on Chip." Proceedings of the 9th Workshop on Silicon Errors in Logic - System Effects (SELSE), Palo Alto, CA München: Elsevier, 2013. 1-7.

BibTeX: 

Zuletzt aktualisiert 2018-09-08 um 23:12