Symbolic Multi-Level Loop Mapping of Loop Programs for Massively Parallel Processor Arrays

Beitrag in einer Fachzeitschrift
(Originalarbeit)


Details zur Publikation

Autorinnen und Autoren: Tanase AP, Witterauf M, Teich J, Hannig F
Zeitschrift: ACM Transactions on Embedded Computing Systems
Jahr der Veröffentlichung: 2017
Band: 17
Heftnummer: 2
Seitenbereich: 31:1-31:27
ISSN: 1539-9087


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Hannig, Frank PD Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Tanase, Alexandru-Petru Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Witterauf, Michael
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Forschungsbereiche

Architecture and Compiler Design
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Informations- und Kommunikationstechnik
Forschungsschwerpunkt einer Fakultät: Technische Fakultät


Zitierweisen

APA:
Tanase, A.-P., Witterauf, M., Teich, J., & Hannig, F. (2017). Symbolic Multi-Level Loop Mapping of Loop Programs for Massively Parallel Processor Arrays. ACM Transactions on Embedded Computing Systems, 17(2), 31:1-31:27. https://dx.doi.org/10.1145/3092952

MLA:
Tanase, Alexandru-Petru, et al. "Symbolic Multi-Level Loop Mapping of Loop Programs for Massively Parallel Processor Arrays." ACM Transactions on Embedded Computing Systems 17.2 (2017): 31:1-31:27.

BibTeX: 

Zuletzt aktualisiert 2018-06-09 um 22:10