Impact of Loop Tiling on the Controller Logic of Hardware Acceleration Engines

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Dutta H, Zhai J, Hannig F, Teich J
Jahr der Veröffentlichung: 2009
Tagungsband: Proceedings of the 20th IEEE International Conference on Application-specific Systems, Architectures, and Processors
Seitenbereich: 161-168
ISBN: 978-0-7695-3732-0


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Dutta, Hritam
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Hannig, Frank PD Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Zitierweisen

APA:
Dutta, H., Zhai, J., Hannig, F., & Teich, J. (2009). Impact of Loop Tiling on the Controller Logic of Hardware Acceleration Engines. In Proceedings of the 20th IEEE International Conference on Application-specific Systems, Architectures, and Processors (pp. 161-168). Boston, MA, US.

MLA:
Dutta, Hritam, et al. "Impact of Loop Tiling on the Controller Logic of Hardware Acceleration Engines." Proceedings of the 20th IEEE International Conference on Application-specific Systems, Architectures, and Processors (ASAP), Boston, MA 2009. 161-168.

BibTeX: 

Zuletzt aktualisiert 2018-01-09 um 07:10