A Model for Buffer Exploration in EDF Scheduled Embedded Systems

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Teich J, Slomka F
Verlag: VDE-Verlag
Verlagsort: Berlin
Jahr der Veröffentlichung: 2003
Titel der Reihe: A Model for Buffer Exploration in EDF Scheduled Embedded Systems
Tagungsband: VDE/VDI-Gesellschaft Mikroelektronik, Mikro- und Feinwerktechnik (GMM), GMM-Fachbericht
Seitenbereich: 91-96


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Einrichtungen weiterer Autorinnen und Autoren

Carl von Ossietzky Universität Oldenburg


Zitierweisen

APA:
Teich, J., & Slomka, F. (2003). A Model for Buffer Exploration in EDF Scheduled Embedded Systems. In VDE/VDI-Gesellschaft Mikroelektronik, Mikro- und Feinwerktechnik (GMM), GMM-Fachbericht (pp. 91-96). Erlangen, DE: Berlin: VDE-Verlag.

MLA:
Teich, Jürgen, and Frank Slomka. "A Model for Buffer Exploration in EDF Scheduled Embedded Systems." Proceedings of the 11. EIS-Workshop, Entwurf Integrierter Schaltungen und Systeme,, Erlangen Berlin: VDE-Verlag, 2003. 91-96.

BibTeX: 

Zuletzt aktualisiert 2018-07-08 um 22:27