Compile-Time Optimization of Dynamic Hardware Reconfigurations

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Fekete SP, Schepers J, Teich J
Jahr der Veröffentlichung: 1999
Tagungsband: Proc. Int. Conf. on Parallel and Distributed Processing Techniques and Applications
Seitenbereich: 1097-1103


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Einrichtungen weiterer Autorinnen und Autoren

Technische Universität Braunschweig


Zitierweisen

APA:
Fekete, S.P., Schepers, J., & Teich, J. (1999). Compile-Time Optimization of Dynamic Hardware Reconfigurations. In Proc. Int. Conf. on Parallel and Distributed Processing Techniques and Applications (pp. 1097-1103). Las Vegas, Nevada, US.

MLA:
Fekete, Sandor P., Jörg Schepers, and Jürgen Teich. "Compile-Time Optimization of Dynamic Hardware Reconfigurations." Proceedings of the Int. Conf. on Parallel and Distributed Processing Techniques and Applications (PDPTA'99),, Las Vegas, Nevada 1999. 1097-1103.

BibTeX: 

Zuletzt aktualisiert 2018-07-08 um 22:25