Scheduling and communication-aware mapping of HW-SW modules for dynamically and partially reconfigurable SoC architectures

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Angermeier J, Fekete SP, Göhringer D, Majer M, Teich J, Van Der Veen JC
Verlag: VDE-Verlag
Verlagsort: Berlin
Jahr der Veröffentlichung: 2007
Tagungsband: Proc. of the 20th International Conference on Architecture of Computing Systems
Seitenbereich: 151-160


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Angermeier, Josef Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Einrichtungen weiterer Autorinnen und Autoren

Technische Universität Braunschweig


Zitierweisen

APA:
Angermeier, J., Fekete, S.P., Göhringer, D., Majer, M., Teich, J., & Van Der Veen, J.C. (2007). Scheduling and communication-aware mapping of HW-SW modules for dynamically and partially reconfigurable SoC architectures. In Proc. of the 20th International Conference on Architecture of Computing Systems (pp. 151-160). Zurich, CH: Berlin: VDE-Verlag.

MLA:
Angermeier, Josef, et al. "Scheduling and communication-aware mapping of HW-SW modules for dynamically and partially reconfigurable SoC architectures." Proceedings of the ARCS '07 - 20th International Conference on Architecture of Computing Systems, Zurich Berlin: VDE-Verlag, 2007. 151-160.

BibTeX: 

Zuletzt aktualisiert 2018-09-08 um 22:09