A Dynamically Reconfigurable Weakly Programmable Processor Array Architecture Template

Beitrag bei einer Tagung


Details zur Publikation

Autor(en): Kissler D, Hannig F, Kupriyanov O, Teich J
Jahr der Veröffentlichung: 2006
Tagungsband: Proceedings of the 2nd International Workshop on Reconfigurable Communication-Centric System-on-Chips (ReCoSoC)
Seitenbereich: 31-37


FAU-Autoren / FAU-Herausgeber

Hannig, Frank PD Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Zitierweisen

APA:
Kissler, D., Hannig, F., Kupriyanov, O., & Teich, J. (2006). A Dynamically Reconfigurable Weakly Programmable Processor Array Architecture Template. In Proceedings of the 2nd International Workshop on Reconfigurable Communication-Centric System-on-Chips (ReCoSoC) (pp. 31-37).

MLA:
Kissler, Dmitrij, et al. "A Dynamically Reconfigurable Weakly Programmable Processor Array Architecture Template." Proceedings of the 2nd International Workshop on Reconfigurable Communication-Centric System-on-Chips (ReCoSoC) 2006. 31-37.

BibTeX: 

Zuletzt aktualisiert 2018-23-11 um 06:05

Link teilen