Power-efficient Reconfiguration Control in Coarse-Grained Dynamically Reconfigurable Architectures

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Kissler D, Strawetz A, Hannig F, Teich J
Jahr der Veröffentlichung: 2008
Tagungsband: Proceedings of the 18th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS)
Seitenbereich: 307–317


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Hannig, Frank PD Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Zitierweisen

APA:
Kissler, D., Strawetz, A., Hannig, F., & Teich, J. (2008). Power-efficient Reconfiguration Control in Coarse-Grained Dynamically Reconfigurable Architectures. In Proceedings of the 18th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) (pp. 307–317). Lisbon, PT.

MLA:
Kissler, Dmitrij, et al. "Power-efficient Reconfiguration Control in Coarse-Grained Dynamically Reconfigurable Architectures." Proceedings of the 18th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), Lisbon 2008. 307–317.

BibTeX: 

Zuletzt aktualisiert 2018-10-08 um 06:10