EXPLORA - Generic Design Space Exploration During Embedded System Synthesis

Beitrag bei einer Tagung


Details zur Publikation

Autor(en): Cieslok F, Esau H, Teich J
Jahr der Veröffentlichung: 2000
Tagungsband: Proc. DIPES 2000, Int. IFIP Workshop on Distributed and Parallel Embedded Systems
Seitenbereich: 215-225


FAU-Autoren / FAU-Herausgeber

Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Autor(en) der externen Einrichtung(en)
Universität Paderborn


Zitierweisen

APA:
Cieslok, F., Esau, H., & Teich, J. (2000). EXPLORA - Generic Design Space Exploration During Embedded System Synthesis. In Proc. DIPES 2000, Int. IFIP Workshop on Distributed and Parallel Embedded Systems (pp. 215-225). Schloss Eringerfeld, DE.

MLA:
Cieslok, Frank, Heinrich Esau, and Jürgen Teich. "EXPLORA - Generic Design Space Exploration During Embedded System Synthesis." Proceedings of the Int. IFIP Workshop on Distributed and Parallel Embedded Systems,, Schloss Eringerfeld 2000. 215-225.

BibTeX: 

Zuletzt aktualisiert 2018-09-08 um 21:24