An Architecture Description Language for Massively Parallel Processor Architectures

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Kupriyanov O, Hannig F, Kissler D, Teich J, Schaffer R, Merker R
Jahr der Veröffentlichung: 2006
Tagungsband: Proceedings of the 9th ITG/GMM/GI Workshop, Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen
Seitenbereich: 11-20


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Hannig, Frank PD Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Einrichtungen weiterer Autorinnen und Autoren

Technische Universität Dresden


Zitierweisen

APA:
Kupriyanov, O., Hannig, F., Kissler, D., Teich, J., Schaffer, R., & Merker, R. (2006). An Architecture Description Language for Massively Parallel Processor Architectures. In Proceedings of the 9th ITG/GMM/GI Workshop, Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (pp. 11-20). Dresden, DE.

MLA:
Kupriyanov, Olexiy, et al. "An Architecture Description Language for Massively Parallel Processor Architectures." Proceedings of the 9th ITG/GMM/GI Workshop, Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, Dresden 2006. 11-20.

BibTeX: 

Zuletzt aktualisiert 2018-06-08 um 23:25