Synthesis of FPGA Implementations from Loop Algorithms

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Teich J, Bednara M
Jahr der Veröffentlichung: 2001
Tagungsband: Proc. of the First International Conference on Engineering of Reconfigurable Systems and Algorithms
Seitenbereich: 1-7


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


Zitierweisen

APA:
Teich, J., & Bednara, M. (2001). Synthesis of FPGA Implementations from Loop Algorithms. In Proc. of the First International Conference on Engineering of Reconfigurable Systems and Algorithms (pp. 1-7). Las Vegas, Nevada, US.

MLA:
Teich, Jürgen, and Marcus Bednara. "Synthesis of FPGA Implementations from Loop Algorithms." Proceedings of the First International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA01),, Las Vegas, Nevada 2001. 1-7.

BibTeX: 

Zuletzt aktualisiert 2018-09-08 um 21:38