ACoF -- Approximate Computing on FPGAs (ACoF)

Third party funded individual grant


Acronym: ACoF

Start date : 01.06.2021

Project details

Short description

Approximate Computing systematically exploits the trade-off between accuracy, power/energy consumption, performance, and cost of many applications of daily life, e.g., computer vision, machine learning, multimedia, big data analysis and gaming. Computing results approximately is a viable approach here thanks to inherent human perceptual limitations, redundancy, or noise in input data.

In this project, we want to investigate novel techniques for the design and optimization of approximate logic  circuits for FPGA (field-programmable gate array) targets. These devices are known to perfectly combine high performance of hardware designs with the reprogrammability of software and are used in many products of daily life and even cloud servers. The goal of our research is

  1.  to investigate novel techniques for function approximation exploiting FPGA artifacts, i.e., DPS blocks and BRAM,
  2.  to study new error metrics and a calculus for error propagation in networks of approximate arithmetic modules,
  3.  to develop novel FPGA-specific optimization techniques for design space exploration and synthesis of approximate multi-output Boolean functions, and
  4. study how to integrate error modeling and analysis techniques into existing high-level programming languages and subsequent synthesis of approximate Verilog or VHDL designs.

Scientific Abstract

Approximate Computing nutzt die Erkenntnis, dass viele Anwendungen des täglichen Lebens Ungenauigkeiten in Berechnungen zu einem gewissen Grad tolerieren, um dadurch Kosten und Leistungsverbrauch zu senken oder Performanzeigenschaften zu steigern. Dazu gehören z.B. die Gebiete Computer Vision, Maschinelles Lernen, Multimedia, Big Data und Gaming. Gerade in diesen Bereichen sind approximierte Berechnungen oft völlig ausreichend aufgrund von Einschränkungen der menschlichen Wahrnehmung, Redundanz oder Rauschen in Eingangsdaten. In diesem Projekt sollen neue Techniken für den Entwurf und die Optimierung von Funktionen approximierende Schaltnetze für FPGAs (engl. field-programmable gate arrays) untersucht werden. Diese Bausteine vereinigen die Vorteile der Geschwindigkeit von Hardware-Implementierungen mit der Programmierbarkeit von Software und werden in vielen Produkten des alltäglichen Lebens und sogar Cloud-Servern eingesetzt. Das Ziel unserer Forschung ist die Untersuchung a) neuer Methoden der approximierten Berechnung von Funktionen unter Ausnutzung FPGA-spezifischer Artefakte, insbesondere sog. DSP-Blöcke und BRAMs, b) neuer Fehlermetriken und von Berechnungsvorschriften für die Propagation von Fehlern durch Schaltnetze arithmetischer Module. Weiterhin sollen c) neue FPGA-spezifische Optimierungstechniken zur Entwurfsraumexploration und zur Synthese approximierender Schaltnetze für Schaltfunktionen mit mehreren Ausgängen erforscht sowie d) Hochsprachen zur Modellierung der Fehlerfortpflanzung sowie zur Synthese von approximierten Schaltkreisen in Verilog oder VHDL untersucht werden.

Involved:

Oliver Keszöcze Project Leader Jürgen Teich Project Leader

Contributing FAU Organisations:

Juniorprofessur für Informatik Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)

Funding Source

DFG-Einzelförderung / Sachbeihilfe (EIN-SBH)