Metaprogrammierung für Beschleunigerarchitekturen

Drittmittelfinanzierte Einzelförderung


Details zum Projekt

Projektleiter/in:
Prof. Dr. Gerhard Wellein
Prof. Dr. Harald Köstler

Projektbeteiligte:
Dr. Jan Eitzinger
Julian Hammer

Beteiligte FAU-Organisationseinheiten:
Lehrstuhl für Informatik 10 (Systemsimulation)
Professur für Höchstleistungsrechnen
Regionales Rechenzentrum Erlangen (RRZE)

Mittelgeber: Bundesministerium für Bildung und Forschung (BMBF)
Akronym: MeTacca
Projektstart: 01.01.2017
Projektende: 31.12.2019


Abstract (fachliche Beschreibung):


In Metacca wird das AnyDSL Framework zu einer homogenen Programmierumgebung für

heterogene Ein- und Mehrknoten-Systeme ausgebaut. Hierbei wird die UdS den Compiler und das Typsystem von AnyDSL erweitern, um dem Programmierer das produktive Programmieren von Beschleunigern zu ermöglichen. Darauf aufbauend wird der LSS geeignete Abstraktionen für die Verteilung und Synchronisation auf Ein- und Mehrknoten-Rechnern in Form einer DSL in AnyDSL entwickeln. Alle Komponenten werden durch Performance Modelle (RRZE) unterstützt

Eine Laufzeitumgebung mit eingebautem Performance-Profiling kümmert sich um Resourcenverwaltung und Systemkonfiguration. Das entstandene Framework wird anhand zweier Anwendungen, Ray-Tracing (DFKI) und Bioinformatik (JGU), evaluiert.

Als Zielplattformen dienen Einzelknoten und Cluster mit mehreren Beschleunigern (CPUs, GPUs, Xeon Phi).



 



Die Universität Erlangen-Nürnberg ist hauptverantwortlich für die Unterstützung von verteilter

Programmierung (LSS) sowie für die Entwicklung und Umsetzung von unterstützenden Performance-Modellen sowie einer integrierten Profiling Komponente (RRZE). In beiden Teilbereichen wird zu Beginn eine Anforderungsanalyse durchgeführt um weitere Schritte zu planen und mit den Partnern abzustimmen.

Der LSS wird im ersten Jahr die Verteilung der Datenstrukturen umsetzen. Im weiteren Verlauf wird sich die Arbeit auf die Umsetzung von Synchronisationsmechanismen konzentrieren. Im letzten Jahr werden Codetransformationen entworfen, um die Konzepte für Verteilung und Synchronisation in AnyDSL auf die gewählten Anwendungen anzupassen. Das RRZE wird in einem ersten Schritt das kerncraft Framework in die partielle Auswertung integrieren. Hierbei wird kerncraft erweitert um aktuelle Beschleunigerarchitekturen sowie Modelle für die Distributed-Memory-Parallelisierung zu unterstützen. In zwei weiteren Paketen wird eine Ressourcenverwaltung und eine auf LIKWID basierende Profiling Komponente umgesetzt


Externe Partner

Universität des Saarlandes
Johannes Gutenberg-Universität Mainz
Deutsches Forschungszentrum für Künstliche Intelligenz (DFKI) GmbH


Publikationen

Laukemann, J., Hammer, J., Hofmann, J., Hager, G., & Wellein, G. (2018). Automated Instruction Stream Throughput Prediction for Intel and AMD Microarchitectures. In 2018 IEEE/ACM Performance Modeling, Benchmarking and Simulation of High Performance Computer Systems (PMBS) (pp. 121-131). Dallas, TX, US: IEEE.
Schmitt, J., Köstler, H., Eitzinger, J., Membarth, R., & Pérard-Gayot, A. (2018). Unified Code Generation for the Parallel Computation of Pairwise Interactions using Partial Evaluation. Poster presentation at International Symposium on Computational Science at Scale (CoSaS), Erlangen.
Schmitt, J., Köstler, H., Eitzinger, J., & Membarth, R. (2018). Unified Code Generation for the Parallel Computation of Pairwise Interactions using Partial Evaluation. In IEEE (Eds.), Proceedings of the 17th International Symposium on Parallel and Distributed Computing (ISPDC) (pp. 17-24). Geneva, CH.

Zuletzt aktualisiert 2019-12-04 um 09:10