Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores

Conference contribution


Publication Details

Author(s): Aliee H, Banaiyianmofrad A, Glaß M, Teich J, Dutt N
Publication year: 2017
Conference Proceedings Title: Proc. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17)
Pages range: 1-12
ISBN: 978-3-8440-4996-1


FAU Authors / FAU Editors

Aliee, Hananeh
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Teich, Jürgen Prof. Dr.-Ing.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)


How to cite

APA:
Aliee, H., Banaiyianmofrad, A., Glaß, M., Teich, J., & Dutt, N. (2017). Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores. In Proc. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17) (pp. 1-12). Bremen, DE.

MLA:
Aliee, Hananeh, et al. "Redundancy-aware Design Space Exploration for Memory Reliability in Many-cores." Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'17), Bremen 2017. 1-12.

BibTeX: 

Last updated on 2018-19-04 at 03:57