An Analysis of Core- and Chip-Level Architectural Features in Four Generations of Intel Server Processors

Beitrag bei einer Tagung


Details zur Publikation

Autorinnen und Autoren: Hofmann J, Hager G, Wellein G, Fey D
Verlag: Springer
Verlagsort: Cham
Jahr der Veröffentlichung: 2017
Titel der Reihe: Lecture Notes in Computer Science
Tagungsband: High Performance Computing. ISC 2017. Lecture Notes in Computer Science, vol 10266
ISBN: 978-3-319-58667-0


FAU-Autorinnen und Autoren / FAU-Herausgeberinnen und Herausgeber

Fey, Dietmar Prof. Dr.-Ing.
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Hager, Georg Dr.
Regionales Rechenzentrum Erlangen (RRZE)
Hofmann, Johannes
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Wellein, Gerhard Prof. Dr.
Professur für Höchstleistungsrechnen


Zitierweisen

APA:
Hofmann, J., Hager, G., Wellein, G., & Fey, D. (2017). An Analysis of Core- and Chip-Level Architectural Features in Four Generations of Intel Server Processors. In High Performance Computing. ISC 2017. Lecture Notes in Computer Science, vol 10266. Frankfurt: Cham: Springer.

MLA:
Hofmann, Johannes, et al. "An Analysis of Core- and Chip-Level Architectural Features in Four Generations of Intel Server Processors." Proceedings of the 32nd International Conference on High Performance Computing: ISC High Performance 2017, Frankfurt Cham: Springer, 2017.

BibTeX: 

Zuletzt aktualisiert 2018-07-12 um 13:50