Integration und Verbindung von eng gekoppelten Prozessorfeldern (T01)

Drittmittelfinanzierte Gruppenförderung - Teilprojekt

Details zum übergeordneten Gesamtprojekt

Titel des Gesamtprojektes: DFG SFB/Transregio 89 "Invasives Rechnen"


Details zum Projekt

Projektleiter/in:
PD Dr.-Ing. Frank Hannig
Prof. Dr.-Ing. Jürgen Teich

Projektbeteiligte:
Dr.-Ing. Alexandru-Petru Tanase

Beteiligte FAU-Organisationseinheiten:
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)
Sonderforschungsbereich/Transregio 89 Invasives Rechnen

Mittelgeber: DFG / Sonderforschungsbereich / Transregio (SFB / TRR) (Deutsche Forschungsgemeinschaft (DFG))
Akronym: TCPA_INT
Projektstart: 01.03.2017
Projektende: 29.02.2020


Abstract (fachliche Beschreibung):


Ziel dieses Transferprojekts ist die Analyse von massiv parallelen Beschleunigerarchitekturen, insbesondere von eng gekoppelten Prozessorfeldern (sog. TCPAs) und deren Integration in eine hochmoderne kommerzielle Mikrocontroller-Architektur, wie Infineons AURIX oder ARMs Cortex-A-Prozessorserie. Konkrete Forschungsfragen, die im gemeinsamen Interesse beider Projektpartner bearbeitet werden sollen, umfassen die Untersuchung von geeigneten Kopplungstechniken unter Berücksichtigung der unterschiedlichen Rechenleistungen und Bandbreiten beider Subsysteme. Insbesondere sollen hier neue Cache-basierte Kopplungstechniken untersucht und das integrierte System prototypisiert und bezüglich folgender Eigenschaften anhand ausgewählter Anwendungen aus dem Bereich von Fahrerassistenzsystemen evaluiert werden: Energieeffizienz, Flächenkosten und Vorhersagbarkeit des zeitlichen Verhaltens sowie von Ablauf- und Ausfallsicherheit.


Externe Partner

Infineon Technologies AG


Publikationen

Sousa, É., Tanase, A.-P., Hannig, F., & Teich, J. (2017). A Reconfigurable Memory Architecture for System Integration of Coarse-Grained Reconfigurable Arrays. Cancun, Mexico, MX.
Sousa, É., Chakraborty, A., Tanase, A.-P., Hannig, F., & Teich, J. (2017). TCPA Editor: A Design Automation Environment for a Class of Coarse-Grained Reconfigurable Arrays. Poster presentation at Demo Night at the IEEE International Conference on Reconfigurable Computing and FPGAs (ReConFig), Cancun, Mexico, MX.

Zuletzt aktualisiert 2018-06-09 um 17:01